Skip to content

Latest commit

 

History

History
2 lines (2 loc) · 265 Bytes

README.md

File metadata and controls

2 lines (2 loc) · 265 Bytes

Reloj24HDisplayVHDL

Reloj Sencillo de 24Horas (HH:MM) con salida a Display de 7 Segmentos independientes de Catodo Comun. Compatible con la DE0 Board University Program de las FPGA de Altera Cyclone 3 Con modo de Simulacion de saltos de 5 minutos cada 2 segundos