Skip to content
This repository has been archived by the owner on Jul 13, 2024. It is now read-only.

Latest commit

 

History

History
19 lines (10 loc) · 394 Bytes

README.md

File metadata and controls

19 lines (10 loc) · 394 Bytes

FPGALab_2024

HITSZ 2024 数字电子技术实验 FPGA Verilog 代码仓库

开发环境:EGo1 FPGA 开发板 + Vivado 2023.2

FPGA:Xilinx Artix-7 系列 XC7A35T-1CSG324C

使用 FPGA 实现组合逻辑电路

使用 FPGA 实现时序逻辑电路

使用状态机实现数字逻辑电路