docs: update README and fix lab descriptions

README.md

@@ -1,3 +1,19 @@
 # FPGALab_2024
 
-HITSZ 2024 数字电路技术实验 FPGA Verilog 代码仓库
+HITSZ 2024 数字电子技术实验 FPGA Verilog 代码仓库
+
+开发环境：[EGo1 FPGA 开发板](https://e-elements.readthedocs.io/zh) + Vivado 2023.2
+
+FPGA：Xilinx Artix-7 系列 XC7A35T-1CSG324C
+
+## [lab1](./lab1/)
+
+使用 FPGA 实现组合逻辑电路
+
+## [lab2](./lab2/)
+
+使用 FPGA 实现时序逻辑电路
+
+## [lab3](./lab3/)
+
+使用状态机实现数字逻辑电路