Skip to content

Controlador VGA en FPGA Nexys 4. Proyecto introductorio. Lenguaje HDL Verilog.

Notifications You must be signed in to change notification settings

hyesidcardenas/ControladorVGA

 
 

Folders and files

NameName
Last commit message
Last commit date

Latest commit

 

History

7 Commits
 
 
 
 
 
 
 
 
 
 

Repository files navigation

Toda la información necesaria para utilizar estos módulos de forma adecuada está detallada en el blog de Proyectos de Electrónica en Blogger (http://electr0nica.blogspot.com/). El Modulo Chu corresponde al módulo de sincronización.

About

Controlador VGA en FPGA Nexys 4. Proyecto introductorio. Lenguaje HDL Verilog.

Resources

Stars

Watchers

Forks

Releases

No releases published

Packages

No packages published

Languages

  • Verilog 100.0%