FPGA Üzerinde VHDL ile AES-128 Şifreleme (1 Tur)

Proje gelişim aşamasındadır...

Üzerinde çalışılan yeni özellik:

Anahtar Üreteci

Name		Name	Last commit message	Last commit date
Latest commit History 8 Commits
AESSifreleme.vhd		AESSifreleme.vhd
README.md		README.md
anahtarekleme.vhd		anahtarekleme.vhd
bytedegistirme.vhd		bytedegistirme.vhd
satirkaydirma.vhd		satirkaydirma.vhd
skutusu.vhd		skutusu.vhd
sutunislem.vhd		sutunislem.vhd
sutunkarma.vhd		sutunkarma.vhd

Provide feedback